Searching PAJ Page 1 of 2

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-164067

(43) Date of publication of application: 28.06.1989

(51)Int.CI.

H01L 29/72

H01L 27/08

(21)Application number: **63-188501** 

(71)Applicant: FAIRCHILD SEMICONDUCTOR

**CORP** 

(22)Date of filing:

29.07.1988

(72)Inventor: VORA MADHUKAR B

(30)Priority

Priority number: 87 79626


Priority date : 29.07.1987

Priority country: US

# (54) COMPLEMENTARY VERTICAL BIPOLAR TRANSISTOR AND ITS MANUFACTURE (57) Abstract:

PURPOSE: To manufacture an NPN contactless vertical transistor(TR) or/and a PNP contactless vertical TR through a single process by using a sequence of specific masking processes.

CONSTITUTION: In a 1st masking process, a P-tab and a buried layer for the NPN TR are formed and in a 2nd step, a channel stopper for the PNP TR and a buried layer for a PNP TR are formed. In a 3rd masking step, separate oxidation is carried out and in a 4th step, the sink of the, NPN TR and the ground of the PNP TR are formed. In a 5th step, the base of the NPN TR is formed and in a 6th step, the base of the PNP TR is formed. In a 7th masking step, N type ion injection is performed and in an 8th masking step, P type ion implantation is carried out. In a 9th and a 10th masking step, silicide removing technology is implemented, a resistance and a diode are defined, and a polysilicon layer is patterned and formed.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## ⑩ 日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平1-164067

⑤Int Cl.⁴

識別記号

庁内整理番号

每公開 平成1年(1989)6月28日

H 01 L 29/72

27/08

101

8526-5F C-7373-5F

審査請求 有 請求項の数 4 (全10頁)

②特 願 昭63-188501

②出 願 昭63(1988) 7月29日

優先権主張

砂1987年7月29日 砂米国(US) ⑩79,626

**79**発 明 者

マジユカール ビイ。

アメリカ合衆国, カリフオルニア 95303, ロス ガト

ボラ

ス, ランスベリー コート 110

⑪出 願 人 フェアチャイルド セ

アメリカ合衆国,カリフオルニア 95052,サンタ クラ

ミコンダクタ コーポ ラ。

ラ、セミコンダクタ ドライブ 2900

レーション

砂代 理 人 弁理士 小橋 一男 外1名

#### 明和答

## 1. 発明の名称

相補型コンタクトレス重直パイポーラト ランジスタの製造方法

#### 2. 特許請求の範囲

で前記分配島状部内に第2 事電型のポリシリコンエミッタトランジスタを形成する上記各ステップを有しており、前記第2 導電型のトランジスタは前記第1 事電型のトランジスタと相補的であることを特徴とする方法。

的であることを特徴とする方法。

3. 相補的垂直パイポーラトランジスタ構成 体において、第1導電型の基板、前記基板上の第 1 エピタキシャル暦であってその第1領域が第1 導電型であり且つ前記基板と電気的に一体化され ており且つその第2領域は反対導電型である第1 エピタキシャル層、前記第1エピタキシャル層の 前記第1領域上方で第2エピタキシャル層内に固 定された第1エピタキシャルシリコン島状部であ ってその下側には反対道電型の第1堰込層が存在 しており且つ反対導電型の第1ポリシリコンエミ ッタ及び前記第1エミッタと前記第1埋込恩との 間に延在する第1導種型のペース領域を持ってい る第1エピタキシャルシリコン島状部、及び前記 第1エピタキシャルの前記第2領域上方で前記第 2 エピタキシャル層内に画定されている第2 エピ タキシャルシリコン島状部であって前記第1導電 型の第2埋込層が下側に存在しており且つ第1導 **電型の第2ポリシリコンエミッタ及び前記第2エ** ミッタと前記第2埋込層との間に延在する反対導 世型のベース領域を持った第2エピタキシャルシリコン島状部、を有することを特徴とする相補的 重直パイポーラトランジスタ構成体。

4. 相補的垂直パイポーラトランジスタ構成 体において、第1導電型の基板、前記基板と電気 的に一体化され且つその上に形成された第1導電 型のエピタキシャル領域に渡って画定された第1 エピタキシャルシリコン島状部であってその下側 は反対遺電型の第1埋込間が存在しており且つ反 対導電型のポリシリコンエミッタ及び前記第1エ ミッタと前記第2埋込間との間に延在する第1海 電型のペース領域を持った第1エピタキシャルシ リコン島状部、前記基板上に形成した反対導電型 のエピタキシャル領域に渡って甌定された第2エ ピタキシャルシリコン島状部であって前記第1導 電型の第2埋込層がその下側に存在しており且つ 第1導電型の第2ポリシリコンエミッタ及び前記 第2エミッタと前記第2埋込層との間に延在する 反対導電型のベース領域を持った第2エピタキシ ャルシリコン島状部、を有することを特徴とする

相補型垂直パイポーラトランジスタ構成体。

### 3. 発明の詳細な説明

#### 技術分野

本発明は、集積回路装置及びその製造方法に関するものであって、更に詳細には、相補型コンタクトレス重直バイポーラトランジスタ及びその製造方法に関するものである。

#### 

 信頼性のある電流担持体を提供するポリシリサイドを使用すること、及び、例えばベース、エミッタ、及びコレクタ領域を被覆するポリシリサイドがポリシリコン特徴部と整合され且つn+ポリシリコンがエミッタと整合される様な高度の自己整合を使用すること等を許容する。

上述した発展は1986年9月2日にKoh et a 1.に発展は1986年9月2日にKoh et a 1.に発行された米国特許第4,609,568時に記載されており、その特許は、自己数ククサスコンタクサインを関連を関連を対して、メタルとして、メタルのでは、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間では、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間に、1000年間には、1000年間には、1000年間に、1000年間には

イブインステップにより、夫々のポリシリコンコ ンタクトに自己協合したペース及びエミッタを形 成し、且つ(b) 谿磯化ステップにより、活性区域 をパッシベートし且つシリサイドを除去すべき区 城上方に酸化物を形成し、その際に自己整合した シリサイドを邱出した全てのポリシリコンの上方 に形成させることが可能である。

然し乍ら、ポリエミッタ、合成ポリ國定マスク、 シリサイド相互接続システム、及び自己盛合型特 敵部等の利点を、全て過弱な致のマスキングステ ップを行なうこと無しに、維持しながら、垂直N PNトランジスタと垂直 PNPトランジスタのい ずれか又は両方を提供するバイポーラプロセス乃 至は製造方法に対する必要性は依然として飛存し ている。

### <u>且</u> 的

本発明は、以上の点に燃みなされたものであっ て、上述した如き従来技術の欠点を解消し、NP Nコンタクトレス垂直トランジスタ又はPNPコ ンタクトレス垂直トランジスタ、又はその両方を

るマスキングステップの為の目的を示している。 表 1 PNPデバイス NPNデバイス マスク 埋込層とPータブ 1 2. チャンネルストッパ 埋込層 分離險化 3 分離酸化 シンク 极地 4

ペース (NPNのみ)

形成するのに流した単一のプロセス乃至は製造方 法及びその結果得られるトランジスタ構成体を提

本発明の目的は、以下の表1内に要約したプロ

セスステップのシーケンスによって違成される。

「NPNデバイス」及び「PNPデバイス」と示

した叡は、夫々のデバイス即ち裝置の製造におけ

供することを目的とする。

存 成

5

6

のみ)

シンク

ベース (PNP

N+ポリ注入 7 N+ポリ注入 (PNP外因的ペー (NPNエミッタ)

		ス)
8	P + ポリ注入	P+ポリ注入
	(NPN外因的ペ-ス)	(PNPエミッタ)
9	ポリ画定	ポリ画定
1 0	シリサイド除去	シリサイド除去
	(抵抗とダイオ-ド用)	(抵抗とダイオー
		ド用)
1 1	コンタクト	ド用) コンタクト
	コンタクト 第 1 メタル	,
1 2		コンタクト
1 2	第1メタル	コンタクト 第1メタル

マスキングステップ第6番無しで仏秀な品質の NPNトランジスタを段逸することが可能であり、 **従って、NPN及びPNPトランジスタの両方を** 形成する為のプロセス即ち方法は、単に1つの付 加的なマスキングステップを必要とするに過ぎな い。マスキングステップ6番に加えて、本発明の 相補的パイポーラトランジスタは、NPNプロセ スのみの場合に必要とされるものを超えて2つの

付加的なイオン注入、即ち、Pーウエル形成用の アルミニウムのイオン注入と、PNPトランジス タのベースを形成する為のN型イオン注入である。 更に、PNPトランジスタのみの製造には、マ スキングステップ5は必要ではない。

本発明は、垂直NPNトランジスタに加えて、 ラテラルPNPトランジスタではなく、 垂直PN Pトランジスタを提供している。一般的に、垂直 トランジスタは、取り分け、キャリアの回収性能 が低れているので、ラテラルトランジスタよりも 一股囚れている。従って、相補的なラテラルPN Pトランジスタと垂直 N P N トランジスタとを与 えるプロセスは、ラテラルトランジスタによって 誤される性能劣化を許容することの可能な適用に 対してのみ使用可能である.

#### 

以下、添付の図面を参考に、本願発明の具体的 実施の態様に付いて詳細に説明する。

本発明の相論的垂直パイポーラトランジスタを 遊費する場合、高導電度を持ったシリコン基板 1 〇を開始物質として好適に選択される。以下の説明から明らかになる如く、高導電度という特徴は、基板がNPNトランジスタ用の接地タップとした開始を表してある。適切な開始物質は、結晶配向<100>を持っており且つかのよいである。本発明の目的の為に、シリコン拡板10には、第1N型エピタキシャル暦12がその上に設けられている(第1図参照)。原さが5ミクロンであり且つ1×101が原子/ことすると良い。

次の処理シーケンスにおいて、NPNトランジスタ用のPータブ(ウエル)及び埋込煙を形成し、その結果得られる解成を第1回に示してある。約5,000人の厚さの熱二酸化シリコン暦14を、エピタキシャル暦12の上表面上に形成する。ホトレジスト暦(不図示)を付着し、且つ第1マスキングステップにおいて適宜パターン形成し、終いてエピタキシャル暦12の領域16上方の酸化

次の処理シーケンスにおいて分離島状部が形成され、その結果得られる構成を第3回に示してある。ホトレジスト20及び酸化物14を剥離し、且つドープしていないエピタキシャル暦30をN型エピタキシャル暦12上に1乃至2ミクロンの厚さに成長させる。エピタキシャル暦30を酸化させ、その際に該表面上に約200人の厚さの酸

物のプラズマエッチングを行なう。該ホトレジス トを刺離し、且つ約100人の初い保護熱酸化物 をエピタキシャル領域16上方に成長させる。ア ルミニウム等の高速拡散P型不純物及び砒素等の 低速拡散N型不純物を、適切なドーパント分布が 得られる様なドーズ、エネルギ、及びアニール時 間等の条件下において、醇い上側に存在する酸化 物を介して、エピタキシャル領域16内に導入さ せる. アルミニウムー砒素イオン往入用の好適な アニールは、1時間当たり1、100℃である。 所望の分布(第2回参照)とは、高速で拡散する アルミニウムドーパントによって形成される、突 質的に一様な滷皮2×1011原子/deを持ったP ーウエル18である。低速で拡散する砒素ドーパ ントは、領域19で示した如く、その拡散節囲は もっと少ない。砒素注入は、例えば、1×10い 乃至1×101°イオン/一回の範囲内のドーズで1 OOke Vのエネルギにおいてなされる。

次の処理シーケンスにおいて、NPNトランジ スタ用のチャンネルストッパ及びPNPトランジ

化物 間 3 2 を形成する。約 1 , 5 0 0 人の 室化物を付着させ( 間 3 4 ) 且 つ 4 5 分 間 1 , 0 0 0 で で 酸化させて、 窒化物 圏 3 4 の上 表面上に 薄い 酸化物 3 6 を成長させる。

フィールド酸化物 3 8 を成長させ且つ本ウェハ を平坦化させ、その結果得られる相成を第4 図に 示してある。例えば、約25気圧において20分間1,000での温度で該酸化物を成長させて、 適宜の厚さの酸化物を形成することが可能である。 現存する層部分32,34,36は、適宜剥綻する。

本明細番において説明する分離技術は、通常アイソプレーナー (Isoplanar)技術として知られている1972年3月7日にPeltzerに発行された米国特許第3,648,125号に記録されているものと極めて類似している。 結果的に発生する「バーズヘッド(鳥の頭)」 部分を除去し、適宜の技術によって楊成体を平坦化させる。その1例として発行される米国特許第4,539,744号に記録されているものがある。

NPNトランジスタのシンク及びPNPトランジスタの接地は、次の処理シーケンスにおいて形成され、その結果得られる椴成を第5図に示してある。ホトレジストを第4図に示した椴成体の表面に付与し且つ第4マスキングステップにおいて

ある。

PNPトランジスタのベースは次の処理シーケンスにおいて形成する。ホトレジスト層(不図示)を付着し且つ第6マスキングステップにおいて適宜パターン形成して、PNPトランジスタの領域48(第5図)内へ砒素等の適宜のN型ドーパントのイオン注入を行なって、ベースを形成する。 砒素は、150keVのエネルギで5×10²³ イオン/ は、窒素雰囲気中において、15分間950でにおいてアニールする。1,000万至2,00人のPNPベース幅が好適である。

第5及び第6のマスキングステップから得られる。 る、報金第6図に示してある。

第7乃至第10マスキングステップは、1986年9月2日にKohetal.に発行された米国特許第4,609,568号に記載される方法に実質的に従って、ポリシリコン圏のドーピング及びパターン形成を行なって、相互配線及びエミッタを形成する。所望の厚さのポリシリコン

パターン形成して、シンク領域40及びPNP接地領域42を解出させる。 姆等の適宜のN型ドーパントを、150keVのエネルギで1×10<sup>16</sup>イオン/cdのドーズでイオン注入し、且つウエハを、例えば、窒素雰囲気中において30分間1,000℃の温度でアニールする。

NPNトランジスタのベースは次の処理シーケンスにおいて形成し、又PNPトランジスタのシンクもこの時点に完成される。ホトレジスト層(不図示)を付着し且つ第5マスキングステップにおいて適宜パターン形成して、NPNののではなるの領域44(第5回とは、ロンスタのというではないで、イオンは、エネンにはのドーズで、イオンは、エネンには、エスタのに、エスタのに、アンシンには、アンジスをは、

層を、例えば、CVDによって付着させる。 拡放 又はイオン注入プロセスに関連して公知のホトリ ソグラフィ技術を使用して、選択した不純物の型 を該ポリシリコン圏の選択した領域内に導入する。 第7マスキングステップにおいて、NPNトラン ジスタのエミッタ相互配線50、エミッタ52、 及びコレクタ相互配線54と、PNPトランジス タのペース相互配線66及び外因的ペース68と を形成する為に、適宜のN型イオン注入を行なう。 この時点において、PNPトランジスタの接地相 互配線69用のイオン注入も行なう。第8マスキ ングステップにおいて、PNPトランジスタ用の エミッタ相互配線60と、エミッタ62と、コレ クタ相互配線64、及びNPNトランジスタのペ - ス相互配線56と外因的ペース58を形成する 為に資宜のP型イオン注入を行なう。第9及び第 10マスキングステップは、シリサイド除去技術 を実行して、抵抗及びダイオードを画定し且つポ リシリコン目をパターン形成する。結果的に得ら

れるドープ領域のパターン及び配列は、形成すべ

き所望の他勁及び受助デバイスに従って選択される。前掲したKohetal. 特許に記録されているシリサイド除去技術用のマスキング可能である。残存する窓化シリコンを剥綻し且つ相互配線上にシリサイドを形成する。この点に関する技術は、例えば、Kohに対して1986年1月28日に発行された米国特許第4、567、058号に記録されている。その結果得られる构成を第7回に示してある。

本発明に特別のシリサイド除去技術に付いて詳細に説明する。約1,000人のSi,N。を、ポリシリコン Paの上側に存在する薄い酸化物の上に付着させる。ウェハを30分間約800℃以より00℃でアニールして、ドーパントをポリシリン Pa 内に分布させる。ホトレジスト層(不知の分を付着し、且つ第9マスキングステップにおいってを付着し、且つ第9マスキングステップにおいって ジスタ用の所望の相互配線パターンに該ポリシリコン Pa を画定する。抵抗及びダイオードはマスク

のポリシリコン及びエピタキシャルシリコン区域 を酸化物70でパッシベートし、一方、シリサイ ドはこれらの区域から除去されるべきものである。

1変形例においては、NPN及びPNPトラン ジスタ用の外因的ベースは、1986年2月28 日に発明者Voraとして出願され本願出願人に 譲渡されている米国特許出願第834,926号 に記載されている技術に実質的に従って、延長さ れる。この変形例では、著しく低いペース抵抗が 得られ、従ってトランジスタの性能が改善される。 特に、ポリシリコン画定マスキングステップ9は、 NPN及びPNPトランジスタ用に別々のポリシ リコン画定マスクを使用する2つのマスキングス テップ9A及び9Bによって、置換される。上述 した如く、窒化シリコンを、ポリシリコン層の上 側に存在する薄い酸化物の上に付着し、且つアニ -ルする。ホトレジスト間(不図示)を付着し、 且つマスキングステップ9Aにおいて適宜パター ン形成して、NPNトランジスタ用の相互配線パ ターンを固定する。窒化物及び酸化物、次いでポ

されたままである。 盥化物、酸化物及びポリシリ コンを適宜のプラズマでエッチして、且つ残存す るホトレジストを酸素プラズマ中において剝屣さ せる。別のホトレジスト悶(不図示)を付着し且 つ第10マスキングステップにおいて適宜パター ン形成して、上述した如く、抵抗及びダイオード 上方の窒化物及び薄い酸化物を除去することを許 容する。残存するホトレジストを破薪プラズマエ ッチ中において剥離させる場合、窒化物は、シリ サイドを形成すべき区域においてのみ残存する。 この時点でアニールを実施して、ポリシリコンの ライン50、54、56、60、64、66、6 9 からドーパントを、下側に存在するエピタキシ ャル領域内に拡散させ、その際に、例えば、NP Nトランジスタのエミッタ52及び外因的ベース **58、及びPNPトランジスタのエミッタ62及** び外因的ペース68を形成する。30分間950 ℃でのアニールが好適である。本梅成体を、例え ば、適宜10乃至60分の間850℃乃至1、0 00℃の温度で熱強化させることによって、全て

リシリコンを上述した如くにエッチングし、NP Nエミッタ相互配線50の周りの領域44の部分 を露出させる。エネルギ40keVで4×1019 イオン/cdでのBF。のイオン注入が好適である。 残存するホトレジストを酸素プラズマ中において 剥離する。 別のホトレジスト暦 (不図示) を付着 し且つマスキングステップ98において適宜パタ -ン形成して、 PNPトランジスタ用の相互配線 パターンを画定する。 N P N トランジスタ、ダイ オード、及び抵抗はマスクされたままである。窒 化物及び酸化物、次いでポリシリコンを上述した 如くにエシチングし、それにより、PNPエミッ タ相互配線60の周りの領域48の部分が露出さ れる。外因的PNPベースイオン注入は、頻等の N型不純物を使用して行なわれ、その場合に、4 0-80keVのエネルギで1×1014万至5× 1014イオンノロのドーズとすることが好適であ る。残存するホトレジストは酸素プラズマ中にお いて剥離し、且つマスキングステップ10に関し て上述した処理が継続する。その結果得られる枠

成は第8回の関連する部分に示してある。

以上、本発明の具体的実施の態機に付いて詳細 に説明したが、本発明はこれら具体例にのみ限定 されるべきものでは殺く、本発明の技婿的処囲を 逸脱すること無しに粒々の変形が可能であること は勿論である。例えば、特定の物質、ドーズ、温 度、厚さ、及び期間を記録したが、これらは本発 明を十分に理解することを可能とする為になされ たものであって、何等限定的意図をもってなされ たものではない。更に、本発明のトランジスタの 性能は、付加的な報盗的符敏又は別のドーピング 分布を与えることによって改容させることが可能 であり、それは、ある哲合には、本プロセス即ち 方法に1つ又はそれ以上の付加的なマスキングス テップを付加することによって本プロセスを複雑 化させる。このことの1例としては、Voraの 米国符許出願第834,926号に関迎して上述 したNPN及びPNPトランジスタの外因的ベー スの延長に関するものであり、それは単に1つの 付加的なマスキングステップを必要とする過ぎな

ンエミッタトランジスタを形成し、前記第2領域 上方で前記分離島状部内に第2扇電型のポリシリ コンエミッタトランジスタを形成する上記各ステ ップを有しており、前記第2扇電型のトランジス タは前記第1扇電型のトランジスタと相補的であ

(2) 上配館(1)項において、前記基板をドープして低固有抵抗を得るステップを有することを特徴とする方法。

ることを特徴とする方法。

- (3) 上記館(2)項において、前記高速拡散ドーパントはアルミニウムであり、更に、前記基板と電気的に一体化されており且つ2×10%原子/dの実質的に一様なアルミニウム漁度を持ったPウエルを形成するステップを有することを特徴とする方法。
- (4) 上記鐐(3)項において、前記基板をドーピングして 0.001 Q・cmの固有抵抗を得るステップを有することを特徴とする方法。
- (5) 上記第(1)項において、前記第1 草電型はP型であり、前記反対導電型はN型であり、前

い。更に、Vora et al.が発明者である米国特許出顧第817,231号に配数される如きその他の相互配線技術を本発明において使用することも可能である。

尚、本発明は、実施上、以下の构成の1つ又は それ以上を取りえるものである。

(1) 第1単電型の半導体基板上に相補型重直バイポーラトランジスタを製造する方法に力力を製造する方法を関連の第1エピタカを製造する方法を関連の第1エピタカを関連の第1エピタカの第1エピタカの第1エピタカにの第1エルをでは、一次のでは、一次では、一次のでは、一次では、一次のでは、一次のでは、一次では、一次のでは、一次では、一次では、一次では、一次では、一次では、一次では、一次では

記第1トランジスタタイプはNPNであり、且つ前記第2トランジスタタイプはPNPであることを特徴とする方法。

- (6) 第1 導電型の半導体基板上に相補型重 直パイポーラトランジスタを製造する方法におい て、前記基板上のエピタキシャルシリコン層内の 第1導電型のウエルであって前記基板と電気的に 一体かされているウエル内において反対導電型の 埋込間が下側に存在する第1エピタキシャル島状 部を形成し、前記第1エピタキシャルシリコン島 状部内に第1導電型のポリシリコンエミッタトラ ンジスタを形成し、反対導電型の前記エピタキシ ャルシリコン層の領域内に第1導電型の埋込層が 下側に存在する第2エピタキシャルシリコン島状 部を形成し、前配第2分離島状部内に第2導電型 のポリシリコンエミッタトランジスタを形成する 上記各ステップを有しており、前記第2導電型の トランジスタは前記第1導電型のトランジスタと 相補的であることを特徴とする方法。
  - (7) 上記第(6)項において、前記基板は低間

有抵抗であることを特徴とする方法。

- (8) 上記第(7)項において、前記ウエルは、 2×10<sup>15</sup>原子/cdの実質的に一様なアルミニウム 公皮を持った Pウエルであることを特徴とする 方法。
- (9) 上記第(8)項において、前記基板の固有 抵抗は 0 . 0 0 1 Ω · c □であることを特徴とする 方法。
- (10) 上記第(5)項において、前紀第1 導電型はP型であり、前記反対導電型はN型であり、前記第1トランジスタダイプはNPNであり、前記第2トランジスタタイプはPNPであることを特徴とする方法。
- (11) 相補的重直パイポーラトランジスタ協成体において、第1導電型の基板、前記基板上の第1エピタキシャル層であってその第1領域が第1導電型であり且つ前記基板と電気的に一体化されており且つその第2領域は反対導電型である第1エピタキシャル層、前記第1エピタキシャル層の前記第1領域上方で第2エピタキシャル層内に
- (14) 上記第(13)項において、前記Pウエルは2×10<sup>15</sup>原子/cdのアルミニウム為度を持っており、且つ前記基板は0.001Q·cmの固有抵抗を持っていることを特徴とする极成体。
- (15) 上記第(11)項において、前記第1導電型はP型であり、且つ前記反対導電型はN型であることを特徴とするผ成体。

- (12) 上記第(11)項において、前記基板は高 塩電性であることを特徴とする線成体。
- (13) 上記第(11) 項において、前記第 1 エピタキシャル領域は P ウェルであることを特徴とする報成体。

つ第1 夢電型の第2ポリシリコンエミッタ及び前記第2 エミッタと前記第2 埋込層との間に延在する反対導電型のベース領域を持った第2 エピタキシャルシリコン島状部、を有することを特徴とする相補型垂直バイポーラトランジスタ 構成体。

- (17) 上記第(16)項において、前記基板は高 導電性であることを特徴とする構成体。
- (18) 上記第(16)項において、第1導電型の前記エピタキシャル領域はPウエルであることを 特徴とする協成体。
- (19) 上記第(18)項において、前記Pウェルは2×10<sup>18</sup>原子/cdのアルミニウム 激度を持っており且つ前記基板は0.001 Q·cmの固有抵抗を持っていることを特徴とする 様成体。
- (20)上記第(16)項において、前記第1率電型はP型であり、且つ前記反対導電型はN型であることを特徴とする福成体。

#### 4. 図面の簡単な説明

第1図は基板上にドープしたエピタキシャル層 及び酸化物層が形成され且つ該酸化物層がNPN

## 持閉平1-164067 (9)

トランジスタの埋込層及びP-タブ用に画定され ている銀積回路構成体の概略断面図、第2図はN PNトランジスタ用にチャンネルストッパを及び PNPトランジスタ用に埋込層用に該酸化物層を 更に画定した後の状態を示した概略断面図、第3 図は分離島状部を固定した後の状態を示した概略 斯面園、第4図はフィールド酸化物の形成をした 後の状態を示した概略断面図、第5図はNPNト ランジスタ用のシンク及びPNPトランジスタ用 の接地を形成した後の状態を示した概略断面図、 第 6 回は N P N トランジスタ用のベース及び P N Pトランジスタ用のシンクとベースを形成した後 の状態を示した概略斯面図、第7回はポリ画定及 びシリサイド形成を行なった後の状態を示した概 略断面図、第8図は別法によりポリ画定及びシリ サイド形成処理シーケンスを実施した役の状態を 示した概略斯面図、である.

(符号の説明)

10:シリコン基板

12:エピタキシャル用

14:熱二酸化シリコン層

16:エピタキシャル領域

18: P-ウエル

38:フィールド酸化物

40:シンク領域

42:PNP接地領域

46:シンク領域

50:エミッタ相互配線

52:エミッタ

54:コレクタ相互配線

66:ペース相互配線

68:外因的ペース

69: 接地相互配線

特許出額人

フェアチャイルド セミコ

ンダクタ コーポレーショ

ン

### 図面の浄事(内容に変更なし)





FIG.\_L



FIG\_2





FIG.\_\_4.



<del>-395</del>-

## 特開平1-164067 (10)


#### 手統補正舊(抗)

平成元年1月9日

1. 1. 9

PHP KPN ĸ

FIG.\_\_7.



特許庁長官 古田 文 毅 殿

1. 事件の表示 . 昭和63年 特許顧 第188501号

2. 発叨の名称 相相型コンタクトレス垂直バイポーラ トランジスタの製造方法

3. 補正をする者

事件との関係 特許出願人

フェアチャイルド セミコンダクタ コーポレーション 名称

4.代 理 人

住所

東京都港区虎ノ門1丁目17番1号 第5森ビル (電話502-2626) 小 橋 国 際 特 許 班 務 所 (5779) 弁理士 小 橋 一 男 氏名

(他1名)

昭和63年10月5日 (昭和63年10月25日発送) 5. 補正命令の日付

② 額 書 (特許出願人代表者補充)② 委任状 ( 訳文付 )③ 図 面 ( 内容に変更なし ) 6. 補正の対象

別紙の通り 7. 補正の内容